时间：2023-04-08 11:44:21
序论：在您撰写低功耗设计论文时，参考他人的优秀作品可以开阔视野，小编为您整理的7篇范文，希望这些建议能够激发您的创作热情，引导您走向新的创作高度。
结合数据处理接口模块的需求，系统的复位源设计有3个，分别是软件复位、手动复位和上下电复位。其中软件复位由使用数据处理接口模块的主机发出，手动复位由维护人员通过地面测试设备发出，上下电复位通过5V电源监控芯片MAX791实现。软件复位和手动复位通过二极管线与的方式接入MAX791的MR端。系统在以下4种情况时会产生复位：1）上电复位：上电过程中，当VCC＞4．65V时，复位信号保持200ms有效后变高；2）下电复位：下电过程中，当VCC＜4．65V时，复位信号一直有效；3）软件复位：由主机中的CPU发出，当底板总线信号XRE-SET＃有效时间＞25μs时，产生复位，XRESET＃无效后复位信号保持200ms有效；4）手动复位：由地面测试设备发出，当底板总线信号TS＿RE-SET＃有效时间＞25μs时，产生复位，TS＿RESET＃无效后复位信号保持200ms有效。利用MAX791的看门狗功能，还可以对板上DSP的工作状态进行监控，一旦出现软件跑飞等情况，看门狗狗叫会导致DSP的NMI中断发生，并且上报给主机GO／NOGO＃信号有效。
2软件设计
数据处理接口模块的软件主要由硬件初始化、自测试程序、周期数据收发和命令响应四大功能组成。其中周期数据的收发包含消息层和数据层两个层次。消息层负责命令的辨识和数据的组织搬运，数据层负责协议的执行和发送接收等底层任务。数据层基本数据帧的格式见图4所示。这里的同步字、数据长度、校验方式由主机在初始化时确定。其中校验方式可选择两种，若采用和校验，则检验位占用1字节；若使用CRC校验，校验位占2字节。在周期数据收发的数据层中，RS422链路分为测控链路和任务链路两部分。测控链路用于检测设备的连通性和硬件的正确性，任务链路用于任务系统之间的通信。因此，将用于测控通信的链路设计为无链接协议链路，将用于任务通信的链路设计为有链接协议链路。有链接协议的任务链路的状态转移图见图5所示。任务链路的工作原理是：上电后首先进行通信测试，主端首先发送LTST，若从端回复ALTST为正常，测试完成后，转入空闲工作状态；空闲状态时主从定期进行握手操作，当主机存在发送命令时，转入消息发送状态，当从端发来数据帧前导码LHDR时主端转入消息接收状态；消息发送完成后会进行发送检查，如果从接收无误会发来ACK握手信号，当出现超时或从发来NACK信号时进行重新发送状态，重试超过门限进入通信测试状态；消息接收状态时若消息正确则进入空闲状态，若接收超时或消息错误时发送NACK通知主端重新发送，当错误次数超门限时进入通信测试状态。
简易无人机携带燃料有限，而实际任务中往往又要求其尽可能长时间的滞空，这就要求各类设备尽可能地以较小的功耗完成较多的功能。因此本文从硬件软件等不同层面设计来降低模块的功耗。降低功耗总的来说有关闭无用功能、减少无用操作和合理器件选型三个方法。在不使用DSP内部的AD、eCAN、SCI等资源时，可将对应的资源的时钟HSPCLK和LSPCLK关闭，同时不使能这些资源，以达到降低功耗的目的。作为降压型线性电源，TPS74401芯片的耗散功率PD＝（VIN－VOUT）×IOUT，即电源的转换效率取决于输入输出电压差的大小，因此在电源转换电路的设计上应在满足电源芯片的最小dropoutvoltage的情况下尽量减小LDO器件输入输出电压差，可提高转换效率减少发热功耗，本文中1．8V电源由最接近1．8V电压的3．3V电源转换而来。为保持较好的信号完整性，模块上的印制板走线阻抗均按照单端50Ω差分100Ω控制。在RS422的发送端和接收端进行阻抗匹配以优化信号质量。在发送端使用33Ω串联匹配方式，接收端采用120Ω并联匹配方式，由于正常工作时差分电平约±5V，为降低直流功耗在并联匹配电阻处串接一10pF电容，这样既满足瞬态的信号完整性要求，也可在稳态时达到隔离直流，减小匹配电阻上直流功耗的目的。详见图6所示。在软件设计方面，采用定时查询和中断接收相结合的方式，减少DSP对外设的多余操作，避免不必要的轮询操作所产生的功率消耗。本文介绍的串行数据接口板在今后的改进设计中，可以注意合理的器件选型，以达到降低功耗的目的。例如：现设计中1．8V电源转换效率为54％，今后可结合实际电流消耗状况选用合适的开关电源代替线性电源［4］，并使开关电源工作在中等或较重负载状态，可提高电源效率至80％左右；现有设计中CPLD动态功耗约为0．7W，由于该模块中逻辑占用资源并不多，因此后期可考虑用更小功耗的中小规模可编程逻辑器件替换。目前现有设计中未考虑模块的睡眠唤醒功能，今后可结合主机实际的需求，添加相应功能的电路，以降低待机功耗。
4结束语
2月7日~11日在旧金山举办的2010 ISSCC,以“感知未来”为主题,向观众展示了集成电路的前沿进展、未来的技术方向以及“后CMOS时代”硅半导体技术的替代者。
集成电路发展的见证者
时至今日,由IEEE(国际电气电子工程师协会)举办的ISSCC已经走过了57个年头。集成电路历史上一些里程碑式的创新大都会在ISSCC上首次公布:从1962年仙童公司的TTL(晶体管-晶体管逻辑)电路开辟了数字电路的集成时代,到1968年泰克公司的集成放大器将模拟电路带入集成时代,再到1974年英特尔公司的8位处理器开启了计算普及之门;更不用说多核、高性能CPU、低功耗技术、视频处理器、可编程DSP(数字信号处理器)、WiFi、蓝牙、CCD图像传感器等人们耳熟能详的信息技术。
本次会议设有10个议题:低功耗数字技术、高性能数字技术、存储器、模拟、射频、数据转换器、无线、有线、图像/显示/微电子机械系统/医疗和技术方向。
根据ISSCC公布的论文统计,来自世界多个国家和地区的半导体企业和高校等研究机构共向大会提交了638篇论文,其中有210篇被大会录用。这两个数字分别略高于2009年的582篇和203篇,稍低于2008年的656篇和237篇。从地域上看,北美和欧洲的论文数在国际金融危机最为严重的2008年也处于谷底,分别为78篇和52篇,而今年则达到86篇和59篇。从机构分布上看,在会议上达到或超过4篇的共有15家,其中英特尔以13篇位居其首,而产业界和学术界分别以51%和49%的比例在论文数量上平分秋色。
从注册观众上,今年的观众数量较2009年提高了一成。集成电路产业历来是整个IT产业的风向标,此次会议在论文和观众数量上都有所回升,这对于整个IT产业是个好消息。
我国内地是在2005年、2006年和2008年分别由新涛科技(上海)有限公司、中科院半导体所和清华大学实现了企业、研究机构和高校在ISSCC上论文的零突破。
高性能处理器龙争虎斗
高性能处理器依旧是ISSCC的热门之一,英特尔与AMD、IBM与Sun这两对“冤家对手”,各自在会议上亮出自家的“镇山之宝”。
32nm处理器成为英特尔与AMD比武的擂台。英特尔在其《Westmere:32nm IA处理器家族》的论文中,披露了32nm 处理器Westmere系列的技术细节。Westmere在性能上从45nm处理器Nehalem的4内核/8线程提升到6内核/12线程,L3 缓存从8MB提升到12MB,晶体管数量则从7.31亿个增加到11.7亿个。得益于32nm制程技术,6个内核的Westmere的芯片面积(240mm2)甚至略小于4个内核的Nehalem(262mm2)。Westmere还在电源输入端引入了反谐振电路和LC滤波器,以降低电源噪声对QPI总线和DDR时钟的干扰。
AMD没有出现在ISSCC统计的论文达到或超过4篇的统计名单中,它在《32nm SOI CMOS下实现的x86-64内核》的论文中介绍了未来AMD 32nm处理器内核的一些特征:采用SOI技术,主频超过3GHz,单个内核的功耗控制在2.5W~25W之间。
在RISC处理器上,IBM了性能较之上代产品POWER 6有近5倍提升的处理器POWER 7,这种计算性能的大幅提升,在当今处理器的更新换代中还是罕见的。POWER 7拥有8个内核,每个内核含4个线程。POWER 7采用45nm SOI工艺,它将原有外置的L3缓存集成到芯片上,每个内核拥有4MB的L3缓存,整个芯片的L3缓存高达32MB,芯片面积为467mm2。
被Oracle纳入旗下的Sun在会上介绍了UltraSPARC家族的下一代产品的技术特征:采用40nm制程、16内核、128线程。这一信息的披露给UltraSPARC的用户带来些许的安慰,但Sun能否将其付诸实施,那还要Oracle说了算。
英特尔还在会上介绍了采用SoC(片上系统)技术的48内核处理器Message passing。这款被称之为“SCC”(单芯片云计算)的处理器,除了在数据吞吐方面独具匠心外,其工作频率和电压分别设有28档和8档,可以分别独立调节,从而有效地降低了功耗。
综观高端处理器设计,各家都有自己的独门绝技,而各家共同关注的依旧是在降低功耗的同时通过增加内核数量来提升整体性能。
低功耗处理器跨越1GHz门槛
与高端处理器将对性能的追求放在首位不同,降低功耗成为低功耗处理器的第一诉求。如今,伴随着智能手机、消费电子产品以及其他嵌入式应用的发展,性能的提升已经成为低功耗处理器亟待解决的问题。
以未来智能手机的需求为例,它要求具有主频到达GHz量级,高达100Mbps的数据传输率,而且智能手机的总功耗应该限制在1W水平上。通常,功耗和计算性能如同鱼与熊掌一样不可兼得。于是,一些创新的技术被引入低功耗处理器的设计之中。
英特尔在本次ISSCC上介绍了一种采用45nm工艺的自适应处理器原型。这种处理器内核应用错误诊断和错误恢复电路,实现了降低电压和提高主频两个目的,该处理器在0.8伏这个超低的、接近门限电压的工作电压下,性能提高了22%。与此同时,该芯片1.3GHz的主频也使得低功耗处理器的主频突破了1GHz的门槛。
英国ARM公司介绍了Razor技术,Razor具有时序错误探测、错误恢复和电压-频率调节功能。采用这一技术的65nm ARM ISA处理器,工作在1GHz主频和1.1伏时,可在功耗降低52%的同时保持性能不变。
Ultra Low-Power
Electronics and Design
2004, 273pp.
Hardcover $ 159.00
ISBN 1-4020-8075-1
Kluwer Academic Publishers
E.马茨著
20世纪70年代，英特尔公司(Intel)的戈登・摩尔(Gordan Moore)预言：芯片上晶体管的数量将每隔18个月至两年就会翻一番，是原来的两倍，这即是“摩尔定律”。在过去的25年当中，信息技术的发展证实了摩尔定律，而且业界也认为摩尔定律将会继续有效很长一段时间。现在是我们不得不面对摩尔定律的成功所带来的后果的时候了。本书出现在基于65纳米的CMOS技术的集成电路刚刚出现的时候，这种工艺的集成电路将用到的很多技术，本书都一一进行了充分讨论。这就是为什么我们在小型化方面取得重大成功的同时，也引发出了在电源管理方面的很多新的问题。
问题的关键和物理根源在于：集成电路当中对于功耗有影响的诸多因素的发展速度存在着差异，晶体管速度和密度的上升发展比晶体管功耗下降要快很多，所以，总的意义上来说每个晶体管单位面积的功耗是上升的。因此，低功耗技术对于信息技术的发展具有很大的意义，本书汇集了低功耗技术的多篇论文，主要题目如下：（1）超低功耗设计：设备和逻辑设计方法；（2）片上光学互联的低功耗技术；（3）纳米技术的低功耗技术；（4）静态漏电电压的降低；（5）多处理器片上系统的节能共享存储器系统结构；（6）低功耗嵌入式系统的转换cache；（7）片上多处理器的功耗降低技术；（8）节能嵌入式DSP和多媒体处理的体系结构和设计技术；（9）软件功耗最优化的源码级模型；（10）降低功耗的转换扩展；（11）无线掌上电脑的低功耗网络替换技术；（12）低功耗片上网络设计；（13）高端工业片上网络的系统级电压模型；（14）低功耗端到端码流对移动手持设备的适配。
本书适合计算机体系结构和电子信息专业的研究生和工程技术人员阅读，也适合相关专业的人员参考。
丁丹，硕士生
（中国科学院计算技术研究所）
关键词:低功耗设计;电源关断; CPF格式
The Design Implementation Based on Power Shut off Technology
WANG Dian-chao YI Xing-yong Pan Liang
(CEC Huada Electronic Design Co.,Ltd. Beijing 100102,China)
Abstract:The technology of Power Shut Off(PSO) refers to shutting off the power of the module when it dose not work in a period of time, in order to reduce chip power .The CPF format developed by Cadence company was adopted in this paper to define each low power cell and to introduce implementation flow of PSO through an experimental case. The result shows that the chip's static power can be effectively reduced when the PSO technology is used.
Key words: Low power design; Power Shot Off; CPF format
1引言
随着系统芯片(SoC) 采用更先进的制造工艺并集成更多的功能,它所面临的高性能与低功耗的矛盾越来越突出。对于130nm及以下的工艺,芯片的功耗密度越来越高、漏电功耗所占比例越来越大,在90 nm时,静态功耗在总功耗的比例已经接近1/3,如图1所示,所以在芯片的设计过程中,除了对芯片的动态功耗进行优化外,还要对芯片的静态功耗进行有效的优化。
芯片中某些模块在一段时间内不工作时,通过将其供电电源关断,从而达到降低芯片功耗的目的。电源关断(PSO)技术是最有效的降低静态功耗的技术之一。本文通过采用Cadence公司的CPF格式来定义各个低功耗单元,用实例来介绍实现电源关断的过程,并对结果进行了分析。
2 电源关断技术
及CPF格式定义低功耗单元
2.1 电源关断技术简介
如果某一模块在一段时间内不工作,可以关掉它的供电电源。关掉供电电源可以使用设置在模块顶部或底部的Power Switch开关,通常在使用后端工具进行布局布线时加入。断电后,模块进入睡眠模式,其漏电功率很小。唤醒时,为了使模块尽快恢复工作模式,需要保持关电前的状态,保持寄存器(SRPG)可用于记忆状态。 为了使保持寄存器记忆状态,模块的电源关断时,需要常开电源为保持寄存器供电。为了保证在睡眠模式时,下一级的输入不会悬空,设计中需要插入隔离单元(Isolation Cell),提供一个“1”或“0” 的输出,使下一级的输入为确定的逻辑值。综上所述,电源关断设计需要工艺库中提供的低功耗单元包括:包括保持寄存器(SRPG)、隔离单元(ISO)、常开缓冲器(always on buffer)及电源开关(power switch)等低功耗单元。
2.2 CPF格式定义低功耗单元
面临低功耗设计,EDA工具供应商强调整个流程进行优化来实现低功耗自动管理的概念,同时简化设计的复杂性。由Cadence公司开发、Si2(silicon integration initiative)的低功耗联盟(LPC)管理的通用功率格式(CPF,common power format)首先于2005年向行业开放。Synopsys后来联合Mentor和Magma等公司开发了统一功率格式(UPF,unified power format)于2007年2月底作为一项Accellera标准出台。 UPF和CPF命令十分类似,只是各自对应于不同的EDA工具。如图2所示CPF设计流程。
CPF文件允许用户在整个RTL-GDSII设计流程中定义功率设计意图和约束条件,使用Tcl脚本文件,用户可以使用其中的命令完成诸如建立和管理电源域、确定隔离和保持、定义与电源相关的规则和约束条件等等。
3基于电源关断技术的设计实现
3.1设计实例介绍
测试芯片采用了电源关断的低功耗设计技术,芯片中划分了5个独立的电源域,其中PD0为常开电源域,PD1-PD4为可关断电源域,电源域中的寄存器在综合阶段全部替换成了保持寄存器,因此可以在电源重新上电后恢复断电前的数据。芯片的逻辑部分供电电压为1.8V,芯片中包含了一块电源可关断的SRAM模块,如图3所示。
物理实现选用的工艺库为130nm低功耗库,库中包含了电源关断设计所需要的低功耗单元。
3.2芯片的物理设计
相对于普通设计,在物理实现过程中,低功耗设计有一些特殊的步骤,需要在设计过程中加以注意,如加入power switch开关、添加连接常开电源的well tap 单元等等。接下来将对设计实现中的特殊步骤加以介绍。完整的低功耗设计实现流程如下:
3.2.1 添加 Power switch 开关
对需要关断的Power Domain,添加power switch开关,在添加开关时要保证power switch属于所添加的电源区域,同时起始点设置为布线间距的整数倍,否则在布线后插入filler会产生空隙。本次设计中power switch插入的起始点为264,此距离为采用的130nm工艺库中布线间距(0.48)的整数倍。插入power switch脚本如下:
#PD1
addPowerSwitch-column
-powerDomain PD1
-globalSwitchCellName scs8lp_sleep_head_L
-leftOffset 264 -enablePinIn sleep
-enablePinOut sleepout
-enableNetIn instance_core/UNCONNECTED22
-enableNetOut sw_out
-checkerBoard 1
-horizontalPitch 900.0
3.2.2加入well tap单元:
对于常开电源区和可关断电源区,需要添加不同类型的well tap,对于常开电源区,加入普通类型的well tap;但对于可关断电源区,由于电源关断后,仍然有保持寄存器中的一部分逻辑电路在工作,即保存关断前的数值,因此,必须对这部分工作的器件进行阱连接。添加特殊类型的well tap。如图4所示,well tap单元上加有窄的stripe,以保证well tap供电,进而使保持寄存器工作部分的逻辑电路的阱连接。
3.2.3 Buffer tree synthesis for SRPG and ISO cell
对于各个电源区域保持寄存器的控制端,由于受到同一个控制信号的驱动,容易产生信号的延时及max fanout不满足问题,通常对这些端口的信号线进行buffer tree synthesis,进而对信号到达不同寄存器的skew进行平衡。
隔离单元与保持寄存器单元类似,也要对控制信号端进行buffer tree synthesis。
相应的脚本如下:
#SRPG enable signal buffer tree synthesis
selectNet instance_core/n_594
bufferTreeSynthesis -bufList{scs8lp_bufkapwr_1scs8lp_bufkapwr_4}
-maxDelay 300ps
-net instance_core/n_594
-fixedBuf
-fixedNet
# isolation enable signal buffer tree synthesis
selectNetinstance_core/n_8065
bufferTreeSynthesis -bufList {scs8lp_buf_4}
-maxDelay 300ps
-net instance_core/n_8065
-fixedBuf
-fixedNet
在进行buffer tree synthesis 过程中,一定要设置-fixedBuf fixedNet,否则优化过程中,会使常开的buffer被普通buffer替代,致使期望保存或恢复的数值不能正确操作。
3.2.4 Always on pin connected for SRPG
保持寄存器用于受到电源关断的区域,保持寄存器一般包含两级:主级与存储级。主级与本地(可开关)电源轨相连。存储级与常开电源相连,以便用最小的漏电电流保持正常状态,存储级通常使用高阈值电压晶体管。如图5所示130nm工艺库中保持寄存器版图,其中kapwr为常开电源Pin。
保持寄存器的性能与常规寄存器几乎完全一样,不过需要更大的面积和稍高的动态耗电。在正常运行过程中,这些寄存器具有与其他标准寄存器相同的功能,一旦发出保持启动信号,寄存器就进入保持模式,意味着可以关闭电源,处于保持模式时,时钟和重置信号不起作用。
在时钟树综合之前,需要对保持寄存器的常开电源Pin进行连接。布线器会把选中的器件、选中的pin连接到指定的电源stripe上去,脚本如下:
#SRPG virtpwr connected by nanoroute
setNanoRouteMode -routeHonorPowerDomain true
setPGPinUseSignalRoute scs8lp_srsdfrtp_1:kapwr scs8lp_bufkapwr_1:kapwr
scs8lp_bufkapwr_4:kapwr
selectNet VDD1V8
setNanoRouteMode -routeSelectedNetOnly true
globalDetailRoute
setNanoRouteMode -routeSelectedNetOnly false
以上几个步骤为电源关断设计中相对普通设计需要特别注意的地方,布局布线完成后,需要进行详细的DRC/LVS检查。
4芯片的测试结果分析
芯片从Foundry返回后,测试结果表明,芯片可以实现电源关断的操作,重新上电后,可以实现数据的恢复,如图6所示。
对于单个可关断的电源域,动态功耗为:3.04-3.25mA,供电电源关断后,静态功耗为: 189-200nA,从上述结果可以看出,芯片采用电源关断技术,可以有效的降低芯片的静态功耗。对于手持式设备,芯片的静态功耗或待机功耗要求苛刻,对一些认证IP,认证结束后,芯片正常工作状态下,不需要其继续工作,可以考虑采用电源关断技术,关断其供电电源;对于某些特殊的IP或Memory等,也可以同样采用此技术。
5结束语
电源关断技术要求从系统级处了解在哪里增加电源门,怎样及何时去控制这些电源门。同时切断设计的电源必须能节省功耗,因为在断电和加电转换期间的功率纯粹是浪费的。断电和加电要求一定的转换周期,也需要通过仿真来对比电源关断时节省的功率以及加电时耗费的切换功率,同时,也必须权衡考虑为实现此省电技术而需要的芯片面积和关断该设计所导致的任何性能降低。
采用电源关断技术实现芯片设计,要从综合阶段开始,综合过程中插入隔离单元并把普通寄存器替换为保持寄存器。接着,物理实现阶段必须了解顶部/底部(header/footer)开关的特殊电源连接需求,正确的将开关插入各自的电源域中,同时要添加特殊类型的well tap,以保证保持寄存器常开部分逻辑电路的阱连接,在时钟树综合之前,需要对保持寄存器的常开电源Pin进行连接等等。
为确保流片成功,芯片设计要求通过时序和信号完整性分析,来解决开关中额外的IR-drop压降、通过隔离单元的时延和控制信号对噪声的灵敏度问题。等效性检查应包括电源域识别、隔离/电源开关使能的验证以及状态保持的睡眠/唤醒序列检查等等。
基于以上论述,是否采用电源关断设计要经过仔细的分析,准确的评估芯片设计中采用电源关断技术后可以优化静态功耗的比例。同时,物理设计实现过程中,需要特别注意与其他普通设计的区别。
参考文献
[1] 陈春章 艾霞 王国维编著 数字集成电路物理设计 北京: 科学出版社 2008
[2] 虞希清 专用集成电路设计实用教程 杭州:浙江大学出版社 2007
[3] Himanshu Bhatnagar 著 张文俊 译 高级ASIC芯片综合 北京:清华大学出版社 2007
[4] 李强 超高频射频电子标签芯片中低功耗电路研究(博士论文)上海:复旦大学2005
[5]Michael Keating David Flynn Low Power Metho- dology Manual For System-on-Chip DesignUSA: Springer publishing company 2006
[6] 张培勇 32位嵌入式CPU的超深亚微米物理实现与验证 杭州:浙江大学,2004.6
[7] 韦健 低功耗逻辑电路设计及在RISC设计中的研究(博士学位论文) 杭州:浙江大学,2001
[8] 杨波 低功耗微处理器体系结构的研究与设计(博士学位论文) 西安:西北工业大学,2001
[9] Samir Palnitkar Verilog HDL A Guide to Digital Design and Synthesis 北京:电子工业出版社 2006
作者简介
王殿超,北京中电华大电子设计有限责任公司芯片工程部 物理设计工程师;
随着测控技术的迅猛发展，以嵌入式计算机为核心的数据采集系统己经在测控领域中占到了统治地位。数据采集系统是将现场采集到的数据进行处理、传输、显示、存储等操作。数据采集系统的主要功能是把模拟信号变成数字信号，并进行分析、处理、存储和显示。
本论文工作所开发研制的数据采集系统由嵌入式微处理器、日历时钟芯片、模数转换器、非易失性存储器等器件组成。运用最小功耗设计理论设计，可以在电池供电的情况下长期采集和记录数据，可长时间处于工作状态。通过具有报警输出的日历时钟芯片等组成唤醒单元，可在设定时间开启电源。上电后，采用单片机控制数据采集、存储以及对时钟芯片的再设定等，而数码管作为设定指示和时间、采集到模拟量信号的显示。
系统通过仿真总线的方式扩展较大容量外部存储器，可存储的多次采集时间和采集数据。而利用更换存储器方式，或利用串行口通信方式可将存储器中的数据发送到便携式电脑中作进一步处理。
关键字：单片机，低功耗，数据采集，定时
摘要 1
Summary 2
第1章 文献综述 1
略………
第2章 定时采集系统的硬件设计 18
略………
第3章 定时采集系统的软件设计 38
略………
第4章 系统低功耗设计 48
略………
第5章 定时数据采集系统使用介绍 51
结论 56
致谢 58
参考文献 59
附录1 60（程序）
附录2 70（数字仪器）
附录3 76（Digital Instruments）
（附录不在论文字数内）
：33000多字的本科论文，适合自动化、电信与通信专业
有中英文摘要、目录、图、参考文献
400元
从嵌入式处理器来看，从最初的4位处理器，目前仍在大规模应用的8位单片机、到日益受到广泛青睐的32位MCU，以及更高性能的64位嵌入式处理器，目前具有嵌入式功能特点的处理器已逾千种，数十种常用的体系架构。广阔的市场应用前景吸引了大量的半导体公司参与竞争，其中从ASIC、MCU、DSP到FPGA以及因为结合了MCU和DSP优势而近年来异军突起的汇聚式处理器，处理器速度越来越快、性能越来越强，而功耗和价格却越来越低。目前。丰富的嵌入式处理器已经广泛应用到从国防、工业、汽车到医疗设备和消费电子等几乎所有的行业和领域。
汇聚式处理器解决嵌入式设计技术挑战
尽管嵌入式设计经过数十年的发展，在核心处理器硬件平台、嵌入式操作系统和开发工具上已经有广泛的选择，然而随着市场竞争加剧、系统日益复杂化，目标应用对系统的功能、性能、成本的要求也日趋苛刻。工程师所面临的设计挑战似乎并没有随着半导体技术的发展降低，甚至日益增高，工程师在进行方案选择时必须正确评估应用面临的挑战。
处理能力要求越来越高。系统本身的复杂功能、友好的界面设计要求、各种接口和通信需求都需要占用大量的MIPS处理能力，单一的传统MCU或ASIC很多时候难以满足系统高处理能力的需求，双芯片甚至三芯片解决方案日益增多，但随之而来的高设计复杂性、功耗和BOM(材料清单)成本让方案缺乏竞争性。此外，当前嵌入式系统设计，特别是一些新产品和功能复杂的嵌入式产品设计，要在设计周期很有限的条件下完全从零开始实现设计已经变得不现实，也不具成本效益。因此，是否能提供完善的开发工具套件、必要的软件模块、成熟的参考设计、系统设计支持，以及是否有完整的设计生态系统等，对于是否能按期高质量地完成系统设计非常关键。
标准的多样性和不确定性带来产品升级换代的顾虑。当前在各个行业都面临一些创新型应用，例如智能电表和智能视频监控等，这些应用都具有一定开创性，目前没有或尚未形成行业统一的标准，如何在保证抢占市场窗口期的先机，同时确保当前的设计满足未来变化的市场和技术需求，必须考虑方案的可扩展性和性能裕量。
低功耗的要求日益苛刻。处理器性能要求越来越高，而系统功耗要求越来越低，这几乎形成一对矛盾。然而，实际设计过程中，工程师不得不面对这种近乎矛盾的需求。随着半导体工艺技术、嵌入式处理器架构优化以及设计技术的改进，低功耗设计技术日新月异，电压、工作频率自适应调整技术、多工作模式的节能技术、数字电源管理技术，以及低功耗的最新半导体工艺技术应用层出不穷。在众多方案中选择满足设计功率预算要求的系统方案也是系统设计成功的关键因素之一。
选择具有广泛嵌入式系统支持能力的解决方案非常重要。目前可用的嵌入式操作系统众多，各具优势，硬件平台方案对这些操作系统的支持能力是进行方案选型的考虑要点之一。
以Mcu或AsIc为核心器件的硬件平台方案在解决上述嵌入式系统设计要求上正面临挑战，有限的处理能力通常难以满足很多应用的高处理能力需求，或者缺乏进行功能扩展和产品升级换代的设计灵活性，某些设计为了满足系统的处理能力要求而增加DsP或协处理器，从而增加系统的复杂性、功耗和成本。
结合MCU和DsP性能优势的汇聚式处理器是有效解决上述设计挑战的方案之一，而ADI公司Blackfin处理器是目前市面上唯一的汇聚式处理器产品。汇聚式处理器典型应用有电力应用的智能电表，安防应用的视频监控，医疗设备的便携式房颤监测仪，工业应用的3DLevelScanner三维曲面测量仪等。预览全文，请访问本刊网。
科学大师是引用出来的
在一次期刊培训会上，我国一位期刊研究专家语出惊人：“科学大师不是评出来的，而是引用出来的。”例如达尔文的相对论、牛顿三大定律的引用率都属最高级。但目前，我国科技论文的引用量和引用率偏少，这不仅不利于众多科研成果传播，也不利于科研新人的显现，因此，应该鼓励科研人员在学术论文中多引用文章和著作。
关键词：MSP430单片机 低功耗 硬件设计
1.设计的意义
本次设计的温度采集报警系统是一种能够长期自动工作的设备，它使用的电源为电池也可为充电电池，因此其功耗的大小直接决定了其使用的时间的长短。而且一般情况下这类系统的工作环境都比较恶劣，因此，对该系统进行低功耗设计不仅便于延长使用寿命，便与安装、管理与维护，而且由于该系统具有其他无人值守自动设备相似的特点，对该系统进行低功耗设计的方式方法可以应用到其他设计中，这具有非常重要的社会效益和经济效益。本设计的应用性比较强，如稍加改装可做实验室温湿度监控系统、仓储温湿度监控系统、工业环境监控系统等。
2.系统的设计
2.1总体设计方案
本系统对温度数据进行采集，温度传感器通过某种关系的换算，就可以得到温度与输出电压的关系，单片机通过模拟口采集得到传感器输出电压，通过设置的参考电压就可以得到传感器的输入带电压，再通过一定关系的转换就获得温度参数，将得到的温度参数进行分析后进行相应的处理，比如显示或者报警。另外系统通过键盘输入来完成对报警温度的上、下限设置；通过显示电路将得到的数据显示出来；当温度超过上限和下限的时候，系统进行报警，报警通过驱动一个蜂鸣器来实现。
本设计的系统硬件部分主要包括CPU处理模块、传感器采集模块、键盘输入模块、电源及复位模块[1]、报警模块[2]、显示模块[3]以及串口通信模块等。整个系统的原理框图如图2-1所示：
2.2设计的基本思路
2.2.1系统的低功耗设计
一个单片机系统的功耗受多因素的影响，主要有系统的技术指标，芯片和元器件的选择，及系统的工作方式等。本次设计的温度采集报警系统是作为工业用表，故采用干电池或锂电池供电，而电池的容量有限，因此本系统的功耗问题成为设计的重点问题。具体设计方案如下：
（1）选择低功耗的CPU
在一个系统中CPU是核心控制部分，主要工作均由其完成。其能耗也是整个系统中最大的一部分。目前51系列单片机[4]技术成熟，且其功能强大，性价比高。但相对MSP430单片机来说51系列的接口功能有限，外设电路较复杂，尤其是其功耗较大（功耗是MSP430系列的3倍左右），所以51系列不适合用在低功耗系统中。因此，本系统选用TI公司的MSP430F149型16位单片机[5]，该单片机的功能十分强大、开发方便而且其功耗极低是市场上倍受好评、应用最多的一类低功耗单片机。
（2）选择低的供电电压[6]
在单片机控制系统中，系统的功耗往往和电源电压的大小成一定比例关系，电源电压高，系统的功耗相应的也会增大，因此在功耗要求比较严格的低功耗温度采集报警系统中，在保证功能的前提下，尽量选择低的电源电压。本系统中选用三节干电池4.5V供电。
（3）选择低功耗器件
除选用低功耗的CPU外，其余器件也应为低功耗型，如选用 COMS器件，它最大的优点是微功耗（静态功耗几乎为零），其次是输出逻辑电平范围大，因而抗干扰能力强，所以 COMS 器件是低功耗电路和便携式仪器的最佳搭档。同时器件参数也应低功耗。本系统中用的元器件都具有低压供电、低功耗的性能。如MAX6613型温度传感器[7] [8]。
（4）系统低功耗的运行管理
在软件编程时选用合适的工作模式，合理利用单片机提供的闲置、掉电工作方式，尽量避免循环、查询、动态扫描等工作方式；对电路中的其它用电模块进行电源管理，即根据工作需要才接通相应模块的电源。
2.2.2 系统的抗干扰设计
目前， 许多智能仪表均使用微机（包括单片机）作为控制系统。在使用时，不可避免地会受到电磁干扰。电磁干扰不但会降低仪表的使用精度， 而且常常使系统失灵或死机。因此， 抗干扰设计[7]是智能仪表设计的重要部分。本系统中抗干扰设计从两方面来考虑，一是在硬件设计上采取适当的措施来抑制和消除干扰， 例如合理的屏蔽、隔离、滤波、接地、布线等。另一方面是从系统软件设计上采取一定措施来提高系统的抗干扰能力， 即使系统受到干扰， 也能自动地快速恢复正常工作。
3.总结及展望
温度的测量控制广泛应用于人们的生产和生活中，特别是在冶金、化工、建材、食品、机械、石油等工业中具有举足重轻的作用。结合超低功耗技术，本文运用多种技术手段，包括电子电路技术，温度传感器技术，数据采集技术，单片机控制技术及数据传输等，综合采用电子、控制等多方面的知识设计了低功耗温度采集报警系统。该系统以MAX6613温度传感器为温度采集器，MSP430F149单片机为主控芯片，实现温度的自动采集报警。本设计仅是对低功耗温度采集报警系统的一个探索性方案，经开发还可以在本系统的基础上发展通过互联网络来实现远程操控的温度采集报警系统或其他系统等，具有很大的开发潜力。
参考文献：
[1]秦龙.MSP430单片机应用系统开发典型实例[M].北京：中国电力出版社，2005：119～141.
[2]王巍，蒋大明.基于MSP430F449单片机的超温报警系统[J].中国科技信息，2006（3）：10、12.
[3]杨凌志，张爱玲.单片机的键盘显示系统[J].电脑开发与应用，2004，17（7）：14～15.
[4]毛谦敏.单片机原理及应用系统设计[M].国防工业出版社，2005，
125～149.
[5]秦建民，曾小平.MSP430F149单片机在便携式智能仪器中的应用[J].微计算机信息，2002，18（12）：43～44.
[6]胡大可.MSP430系列FLASH型超低功耗16位单片机[M].北京航空航天大学出社，2001.
