时间：2023-03-07 15:16:08
序论：在您撰写数字电路设计论文时，参考他人的优秀作品可以开阔视野，小编为您整理的7篇范文，希望这些建议能够激发您的创作热情，引导您走向新的创作高度。
关键词：数字信号处理器；三电平；PWM整流器；功率因数校正
引言
三电平（ThreeLevel，TL）整流器是一种可用于高压大功率的PWM整流器，具有功率因数接近1，且开关电压应力比两电平减小一半的优点。文献[1]及[2]提到一种三电平Boost电路，用于对整流桥进行功率因数校正，但由于二极管整流电路的不可逆性，无法实现功率流的双向流动。文献[3]，[4]及[5]提到了几种三电平PWM整流器，尽管实现了三电平，但开关管上电压应力减少一半的优点没有实现。三电平整流器尽管比两电平整流器开关数量多，控制复杂，但?具有两电平整流器所不具备的特点：
1）电平数的增加使之具有更小的直流侧电压脉动和更佳的动态性能，在开关频率很低时，如300～500Hz就能满足对电流谐波的要求；
2）电平数的增加也使电源侧电流比两电平中的电流更接近正弦，且随着电平数的增加，正弦性越好，功率因数更高；
3）开关的增加也有利于降低开关管上的电压压应力，提高装置工作的稳定性，适用于对电压要求较高的场合。
1TL整流器工作原理
TL整流器主电路如图1所示，由8个开关管V11～V42组成三电平桥式电路。假定u1=u2=ud/2，则每只开关管将承担直流侧电压的一半。
以左半桥臂为例，1态时，当电流is为正值时，电流从A点流经VD11及VD12到输出端；当is为负值时，电流从A点流经V11及V12到输出端，因此，无论is为何值，均有uAG=uCG=＋ud/2，D1防止了电容C1被V11(VD11)短接。同理，在0态时，有uAG=0；在－1态时，有uAG=uDG=－ud/2，D2防止了电容C2被V22(VD22)短接。
右半桥臂原理类似，因此A及B端电压波形如图2所示，从而在交流侧电压uAB上产生五个电平：＋ud，＋ud/2，0，－ud/2，－ud。
每个半桥均有三种工作状态，整个TL桥共有32=9个状态。分别如下：
状态0(1,1)开关管V11，V12，V31，V32开通，变换器交流侧电压uAB等于0，电容通过直流侧负载放电，线路电流is的大小随主电路电压us的变化而增加或减小。
状态1(1,0)开关管V11，V12，V32，V41开通，交流侧输入电压uAB等于ud/2，输入端电感电压等于us－u1。电容C1电压被正向(或反向)电流充电(u1<us，或放电us<u1)，C2通过直流侧负载放电。
状态2(1,－1)开关管V11，V12，V41，V42开通，输入电压uAB=ud，正向(或反向)电流对电容C1及C2充电(或放电)，由于输入电感电压反向，电流is逐渐减小。
状态3(0,1)开关管V12，V21，V31，V32开通，交流侧输入电压uAB等于－ud/2，输入电感上电压等于us＋u1。电容电压被正向(或反向)电流充电(或放电)。
状态4(0,0)开关管V12，V21，V32，V41开通，输入端电压为0，电容通过直流侧负载放电，线路电流is的大小随主电路电压us的变化而增加或减小。
状态5(0,－1)开关管V12，V21，V41，V42开通，交流侧电压为ud/2，正向(或反向)电流对电容C2充电(或放电)，电容C1通过负载电流放电。
状态6(－1,1)开关管V21，V22，V31，V32开通，uAB=－ud，正向(或反向)线电流对两个电容C1及C2充电(或放电)，由于升压电感电压正向，线电流将逐渐增加。
状态7(－1,0)开关管V21，V22，V32，V41开通，交流侧电压电平为－ud/2，正向(或反向)电流对电容C2充电(或放电)，电容C1通过负载电流放电。
状态8(－1,－1)开关管V21，V22，V41，V42开通，输入端电压为0，升压电感电压等于us，两个电容C1及C2均通过负载电流放电。电流is根据电压us的变化而增加(或减小)。
2硬件电路设计
从图2可以看出，在输入电压频率恒定的情况下，要在变换器交流侧产生一个三电平电压波形，输入电压一个周期内应定义两个操作范围：区域1和区域2，如图3所示。
在区域1，电压大于－ud/2，并且小于ud/2，在电压uAB上产生三个电平：－ud/2，0，ud/2。同理，在区域2，电压绝对值大于ud/2，并小于直流侧电压ud，在电压正半周期(或负半周期)上产生两个电平：ud/2和ud(或－ud/2和－ud)。相应电平的工作区域如表1所列。
表1相应电平的工作区域
工作区域
1
2
1
2
us>0
us<0
us>0
us<0
高电平
ud/2
ud
－ud/2
低电平
－ud/2
ud/2
－ud
为方便控制，这里定义两个控制变量SA及SB，其中
根据表1可以设计一个开关查询表，如表2所列，将其存储在DSP中，当进行实时控制时，便可根据输入电压、电流信号，从表中查询所需采取的开关策略。
表2查询表
SA
SB
V11
V12
V21
V22
V31
V32
V41
V42
uAB
1
1
1
1
1
1
1
1
1
1
1
ud/2
1
－1
1
1
1
1
ud
1
1
1
1
1
－ud/2
1
1
1
1
－1
1
1
1
1
ud/2
－1
1
1
1
1
1
－ud
－1
1
1
1
1
－ud/2
－1
－1
1
1
1
1
整个控制系统以一片DSP为核心，控制框图如图4所示。
锁相环电路产生一个与电源电压同相位的单位正弦波形，ud的采样信号通过低速电压外环调节器进行调节，电流is的采样信号通过高速电流内环G1进行调节，电容C1端直流电压u1与电容C2端直流电压u2分别通过两个PI调节器进行调节，补偿环G2用于补偿两只电容电压的不平衡。
检测的线电流命令is与参考电流is＊比较，产生的电流误差信号送至电流内环G1，以跟踪电源电流变化，产生的线电流波形将与主电压同相位。
3软件设计
系统采用两个通用定时器GPT1及GPT2来产生周期性的CPU中断，其中GPT1用于PWM信号产生、ADC采样和高频电流环控制(20kHz)，GPT2用于低频电压环的控制(10kHz)，两者均采用连续升/降计数模式。低速电压环的采样时间为100μs，高速电流环采样时间为50μs。中断屏蔽寄存器IMR，EVIMRA和EVIMRB使GPT1在下降沿和特定周期产生中断，GPT2则仅在下降沿产生中断。
整个程序分为主程序模块、初始化模块、电流控制环计算模块、电压控制环计算模块、PWM信号产生模块等五大部份。程序流程如图5所示。
4仿真结果及实验
仿真参数如下：输入电压us交流220V，50Hz，输出功率1kW，开关管GTO，开关频率500Hz。整流状态和逆变状态下电源电压us、电源电流is、交流侧电压uAB波形分别如图6及图7所示。实验结果也证实了设计的正确性，在采用GTO管、开关频率较低（500Hz）时，输入侧电流波形仍然非常接近正弦，装置得到了接近1的功率因数，同时开关上的电压应力减少了一半。
在高速数字电路设计技术的研究中,最为主要的研究点在于:
(1)高速数字电路信号的完整性;
(2)高速数字电路电源的设计两个方面。在本节中,笔者将进行系统的阐述,强化对高速数字电路设计的认识与研究。具体而言,主要在于以下几点内容:
1.1高速数字电路信号的完整性设计
在高速数字电路信号的完整性设计中,最主要的研究要点在于两个方面:一是不同电路信号网传输信号的干扰情况;二是不同信号在电路信号网中的相互干扰情况。也就是说,在电路信号的完整性中,信号干扰是最为关键的因素,无论是对于干扰问题,还是对于反射问题,都是高速数字电路信号完整性设计的研究要点。在理想状态之下,不同阻抗是相等的,存在相互匹配性。所以,在电路设计的过程中,要特别注意阻抗的控制,阻抗过小(过大)都会对线路中的电流及电压造成影响,进而形成信号干扰问题。当然,在高速数字电路的设计中,是很难以让临界阻抗与电路新城相互匹配的状态,这就强调,高速数字电路信号系统,应最可能的处于较为合适的状态,以最大程度上提高高速数字电路的信号质量。
1.2高速数字电路电源的设计
高速数字电路电源设计,是设计技术研究的重点内容之一。对于高速数字电路而言,需要大量的低电压元器件的应用,以更好地确保设计的需求。但是,低压元器件的应用,带来了一个问题,即电源稳定性受到一定的影响,造成电源设计问题的出现。因此,在实际的设计过程中,需要对高速数字电路电源设计作充分的考虑。在电源设计中“,电源完整性”是主要的关键因素,是指电源波形的质量。这一因素的影响主要表现为:
(1)瞬间电流产生过大,即在高速开关状态下,线路器件极易产生过大的瞬间电流;
(2)信号回路阻抗变大,即在电路之中,过多的电感以至于回路阻抗变大,进而产生一定影响。因此,在高速数字电路电源的设计中,最为理想的状态的设计就是在高速数字电路电源系统中,并不存在所谓的“阻抗”。这样一来,不仅不存在阻抗所带来的损耗,而且确保了系统中各电位的恒定,当然,在实际之中,理想状态的设计是不存在,电源系统所形成的干扰噪声,对高速数字电路系统的运行造成较大影响。于是乎,电路设计应对电源的电阻及电感做充分的设计考虑,提高高速数字电路设计的有效性。
2结语
1.1 信号线间距离的影响
计算机高速数字电路设计技术的发展是电子设计领域一次新的突破，对计算机电子技术的发展有着极大的作用。但是，在现阶段计算机高速数字电路设计技术中却存在一定的问题。例如，信号线间距离对计算机高速数字电路设计的影响，一般情况下，信号线间的距离会随着印刷版电路密集度的增大而变化，越来越狭小，而在这个过程中，也会导致信号之间的电磁耦合增大，这样就不会对其进行忽略处理，会引发信号间的串扰现象，而且随着时间的推移会越来越严重。
1.2 阻抗不匹配的问题
阻抗是信号传输线上的关键因素，而在现阶段计算机高速数字电路设计的过程中，却存在信号传输位置上的阻抗不相匹配的现象，这样极易引发反射噪声，而反射噪声将会对信号造成一定的破坏，使得信号的完整性受到极高速数字电路设计是电子技术行业发展的重要结晶，通过多个电子元件组成，更是将电子技术发挥的淋漓尽致，而且，计算机高速数字电路技术的应用也极为广泛。但是，在实际的应用中，计算机高速数字电路设计技术却受到一些因素的影响，例如，信号线间距离的影响、阻抗不匹配的问题、电源平面间电阻和电感的影响等，都会对计算机高速数字电路技术的运行效率产生影响，要提升计算机高速数字技术的应用效率，必须解决这些影响因素，对此，本文主要对计算机高速数字电路设计技术进行研究。摘要大的影响。
1.3 电源平面间电阻和电感的影响
计算机高速数字化电路设计技术是根据实际的情况，利用先进的电子技术设计而成，在诸多领域都得到广泛的应用。现阶段计算机高速数字电路设计中，由于电源平面间存在电阻和电感，使得大量电路输出同时动作时，就会使整个电路产生较大的瞬态电流，这将会对极端级高速数字电路地线以及电源线上的电压造成极大的影响，甚至会产生波动的现象。
2计算机高速数字电路技术的研究分析
2.1 合理设计，确保计算机高速数字电路信号的完整性
通过以上的分析得知，现阶段计算机高速数字电路设计技术中，由于受到阻抗不匹配的影响，对电路信号的完整性也造成一定的影响，因此，要对计算机高速数字电路技术进行合理的设计，确保计算机高速数字电路信号的完整性。主要分为两方面研究，一方面是对不同电路之间电路信号网的传输信号干扰情况进行研究，也就是以上所提到的反射和干扰的问题，而另一方面，要对不同信号在传输的过程中，对电路信号网产生的干扰情况进行分析。计算机高速数字电路在运行的过程中，会受到阻抗不相匹配的因素而影响到电路信号的传输效率，而且，现阶段计算机高速数字电路运行的过程中，阻抗很难控制，经常会出现阻抗过大或过小的现象，都会对电路信号传播的波形产生一定的干扰，从而对计算机高速电路传输信号的完整性产生直接的影响。为了避免这类情况的发生，要对计算机高速数字电路设计技术展开研究，从正常理论来看，高速数字电路设计难以使电路与临街阻抗的状态相互符合，可以对计算机高速数字电路设计技术进行改进，保持系统处于过阻抗状态，这样就能保证计算机高速数字电路设计不会受到阻抗不等的状态而影响到计算机高速数字电路信息传输的完整性。
2.2 对高速数字电路电源进行合理设计
电源是计算机高速数字电路技术的重要组成元件，通过以上的分析得知，计算机高速数字电路设计中，由于受到电源平面间电阻和电感的影响，使得电源运行过程中会出现过电压的故障，也就是电源的波形质量受到影响，严重影响到计算机高速数字电路运行的可靠性。从理论上来看，如果高速数字电路设计中，电源系统中不存在阻抗的话是电路设计最理想的状态，这样整个信号的回路也不会存在阻抗耗损的问题，系统中的各个点的点位就会保持恒定的状态。但是，在实际中却不会存在这种理想状态，计算机高速数字电路系统运行的过程中，就必须要考虑到电源的电阻和电感因素，而要减少电源面的电阻和电感对电源系统的影响，就必须对其采取降低的处理措施。从当今计算机高速数字电路系统电源材质的分析了解到，电路系统中大多数都是采用大面积铜质材料，如果结合电源系统要求来分析的话，这些材料远远达不到计算机高速数字电路电源的标准要求，这样在系统正常运行的过程中势必会受到一定的影响，对此，要将所有影响因素进行综合性的考虑和研究，可以采用楼电容应用到电路中，这样可以有效的避免或降低电源面电阻和电感对系统的影响，从而有效的提高计算机高速数字电路系统运行的可靠性。
3总结
电子技术的发展，推动各行各业的发展，应用广泛———广播通信、网络、航空航天、工业、交通、医学、消费类电子领域都离不开电子技术。众所周知的北京2008年奥运会的水立方建筑运用50万颗LED灯构成世界上最大的半导体照明工程。学习电子技术基础是适应时展之必须。高职教育不同于普通高等教育，它的专业设置和课程设置指导思想都是以服务为宗旨，以就业为导向。针对区域经济发展的要求，我们进行了广泛的市场调研，重点调研了长三角地区高职毕业生的主要就业岗位，需要具备的职业能力及从业资格证书等问题，应用电子专业的就业岗位主要有：电子产品维修工，电子产品装配工，电子产品调试员，电子产品工艺员。通过岗位的典型工作任务，职业能力分析，归纳出职业行动领域，然后根据我系的实际教学条件，实训条件，将职业行动领域转化为学习领域，构建了《电路与模拟电子技术》这门课程。同时，我们制定了课程标准。
2电路与模拟电子技术课程目标
本课程的总体目标是：通过对电路原理、常用电子元器件、模拟电路及其系统的分析和设计的学习，使学生获得电路与模拟电子技术方面的基础知识、基础理论和基本技能，为深入学习电子技术及其在专业中的应用打下基础。其中包括：（1）知识目标：掌握电路基本概念、基本分析和计算方法；会计算电路主要参数；掌握电路波形图画法、建立电路模型的方法；会判断器件类型、电路工作状态；（2）能力目标：培养学生正确使用常用仪表的能力；培养学生正确选择元器件的能力；培养学生检索与阅读各种电子手册及资料的能力；培养学生识读与分析电路的能力；培养学生安装和焊接电路的能力；培养学生电路测试方案的设计能力和对测试数据的分析能力；培养学生排除电路故障的能力；培养学生进行简单电路设计的能力；（3）情感目标：通过趣味案例激发学生好奇心和学习兴趣；通过学习情境挖掘学生的求知欲和创造欲，树立学生自信心。
3电路与模拟电子技术课程设计
本门课程设计的理念是：以学生职业能力的培养为最根本的出发点，理论学习以必须，够用为度,同时进行课证融合。在课程的教学过程中采用多种教学方法和手段：传统的教学法、直观教学法、探究法、启发式教学和多媒体教学手段。
4电路与模拟电子技术课程实施
在课程的实施过程中教师首先进行了学情分析：高职院校的学生学习基础普遍较差，学习能力欠缺，急于求成，缺乏持久性。虽然学生对电类专业课入门的学习具有一定的兴趣，但这种兴趣不够稳定，需要教师创设适度的情境，适时地激发。所以在教学过程中，教师要力求做到将深奥的知识浅显化，抽象的知识形象化。课程的重点难点是半导体器件，放大电路，负反馈。教师对重点、难点的处理方法有：（1）传统的讲解法；（2）直观式教学；（3）配合flas演示；（4）通过万用表测试加深理解；（5）创建学习情境。例如:在半导体器件的讲解部分，可采用直观式的教学法，带领学生认识各种不同的二极管，三极管。对于三极管的讲解，配合万用表测试加深理解。下面以一次课实验课———三极管电流放大特性为例，来说明课堂的教学组织。三极管的电流放大特性这节内容是深入模拟电子技术部分的第一道难关。学生只有深入到心里层面去理解了这节内容，才可以举一反三去理解后续学习的电子元器件。教师采用基于工作过程“教、学、做”一体化的教学设计，把启发式教学贯穿整个教学过程，通过探究实验操作和多媒体仿真，把抽象的理论知识难度降低，达到突破难点，帮助学生化难为易，让学生轻松愉快充满信心地完成学习。
5考核方案
课程的考核方案根据学院教务处的要求，期中成绩占30%，平时成绩占30%，期末成绩占40%。平时成绩包括：课堂考核，课后作业，单元测验。在学期结束前另有为期一周的教学实习，教师根据维修电工的考试内容结合实际情况申报，并由系部统一采购实习耗材。实习的考核分为：优———电路功能完全实现，性能优良，工艺精美。良———电路功能基本实现，性能优良。中———电路功能基本实现，性能不够稳定。及格———在教师辅助制作下，电路功能基本实现。不及格———电路功能未实现且学习态度有问题。
6教学评价
课程的教学评价包括：校内督导评价，同行专家评价，教师自我评价，学生评价。
7课程特色及展望
关键词：无线发射FSK射频发射器nRF902
1概述
nRF902是一个单片发射器芯片，工作频率范围为862～870MHz的ISM频带。该发射器由完全集成的频率合成器、功率放大器、晶体振荡器和调制器组成。由于nRF902使用了晶体振荡器和稳定的频率合成器，因此，频率漂移很低，完全比得上基于SAW谐振器的解决方案。nRF902的输出功率和频偏可通过外接电阻进行编程。电源电压范围为2.4～3.6V，输出功率为10dBm，电流消耗仅9mA。待机模式时的电源电流仅为10nA。采用FSK调制时的数据速率为50kbits/s。因此，该芯片适合于报警器、自动读表、家庭自动化、遥控、无线数字通讯应用。
2引脚功能和结构原理
nRF902采用SIOC-8封装，各引脚功能如表1所列。
表1nRF902的引脚功能
引脚端符号功能
1XTAL晶振连接端/PWR-UP控制
2REXT功率调节/时钟模式/ASK调制器字输入
3XO8基准时钟输出（时钟频率1/8）
4VDD电源电压（+3V）
5DIN数字数据输入
6ANT2天线端
7ANT1天线端
8VSS接地端（0V）
图1所示是nRF902的内部结构，从图中可以看出：该芯片内含频率合成器、功率放大器、晶体振荡器和调制器等电路。
通过nRF902的天线输出端可将平衡的射频信号输出到天线，该引脚同时必须通过直流通道连接到电源VDD，电源VDD可通过射频扼流圈或者环路天线的中心接入。ANT1/ANT2输出端之间的负载阻抗为200～700Ω。如果需要10dBm的输出功率，则应使用400Ω的负载阻抗。
调制可以通过牵引晶振的电容来完成。要达到规定的频偏，晶振的特性应满足：并联谐振频率fp应等于发射中心频率除以64，并联等效电容Co应小于7pF，晶振等效串联电阻ESR应小于60Ω，全部负载电容，包括印制板电容CL均应小于10pF。由于频率调制是通过牵引晶振的负载（内部的变容二极管）完成的，而外接电阻R4将改变变容二极管的电压，因此，改变R4的值可以改变频偏。
将偏置电阻R2从REXT端连接到电源端VDD对可输出功率进行调节。nRF902的工作模式可通过表2所列方法进行设置。
表2nPF902的工作模式设置
引脚
工作模式XTALREXTXO8DIN
低功耗模式（睡眠模式）GND---
时钟模式VDDGNDVDD-
ASK模式VDDASK数据VDD或者GNDVDD
FSK模式VDDVDDVDD或者GNDFSK数据
在FSK模式时，调制数据将从DIN端输入，这是nRF902的标准工作模式。
ASK调制可通过控制REXT端来实现。当R2连接到VDD时，芯片发射载波。当R2连接到地时，芯片内部的功率放大器关断。这两个状态可用ASK系统中的逻辑“1”和逻辑“0”来表示。在ASK模式，DIN端必须连接到VDD。
时钟模式可应用于外接微控制器的情况，nRF902可以给微控制器提供时钟。它可在XO8端输出基准时钟，XO8端输出的时钟信号频率是晶振频率的1/8。如晶振频率为13.567MHz，则XO8输出的时钟信号频率为1.695MHz。
在低功耗模式（睡眠模式），芯片的电流消耗仅10nA。在没有数据发射时，芯片可工作在低功耗模式以延长电池的使用时间。电路从低功耗模式转换到发射模式需要5ms的时间，从时钟模式转换到发射模式需要50μs的时间。
图2nRF902的应用电路
关键词：无线接收FSKASK频率合成器TH71101
1概述
TH71101是双超外差式结构的无线电接收芯片，工作在300～450MHzISM频段，能与TH7107等芯片配套，实现ISM频段无线模拟和数字信号传输；内部包含一个低噪声放大器、双混频器、压控振荡器、PLL合成器、晶体振荡器等电路。能接收模拟和数字FSK/FM/ASK信号。FSK数据速率可达40kb/s，ASK数据速率达80kb/s，FM带宽15kHz；灵敏度111dBm。电源电压2.5～5.5V,工作电流8.2mA，待机电流<100nA。适用于ISM（工业、科学和医学）频率范围内的各种应用，如数据通信系统、无钥匙进入系统、遥控遥测系统、安防系统等。
2芯片封装与引脚功能
TH71101采用LQFP32封装，各引脚功能如表1所列。
表1TH71101引脚功能
引脚号符号功能
1VEE地
2GAIN-LNA低噪声放大器（LNA）增益控制
3OUT-LNALNA输出，连接到外接的LC调谐回路
4IN-MIX1混频器1（MIX1）输入，单端阻抗约33Ω
5VEE地
6IF1P中频1（IF1）集电极开路输出
7IF1N中频1（IF1）集电极开路输出
8VCC电源输入
9OUT-MIX2混频器2（MIX2）输出，输出阻抗约330Ω
10VEE地
11IFA中频放大器（IFA）输入，输入阻抗约2.2kΩ
12FBC1连接外接的中频放大器反馈电容
13FBC2连接外接的中频放大器反馈电容
14VCC电源输入
15OUT-IFA中频放大器输出
16IN-DEM解调器（DEMOD）输入
17VCC电源输入
18OUT-OA运算放大器（OA）输出
19OAN运算放大器（OA）负极输入
20OAP运算放大器（OA）正极输入
21RSSIRSSI输出，输出阻抗约36kΩ
22VEE地
23OUTPFSK/FM正输出，输出阻抗100300kΩ
24OUTNFSK/FM负输出，输出阻抗100300kΩ
25VEE地
26RO基准振荡器输入，外接晶体振荡器和电容
27VCC电源输入
28ENRX模式控制输入
29LF充电泵输出和压控振荡器1（VCO1）控制输入
30VEE地
31IN-LNALNA输入，单端阻抗约26Ω
32VCC电源输入
3芯片内部结构与工作原理
TH71101内部结构框图如图1所示。芯片内包含低噪声放大器（LNA）、两级混频器（MIX1、MIX2）、锁相环合成器（PLLSynthesizer）、基准晶体振荡器（RO）、充电泵（CP）、中频放大器（IFA）、相频检波器（PFD）等电路。
LNA是一个高灵敏度接收射频信号的共发、共基放大器。混频器1（MIX1）将射频信号下变频到中频1（IF1），混频器2（MIX2）将中频信号1下变频到中断信号2（IF2），中频放大器（IFA）放大中频信号2和限幅中频信号并产生RSSI信号。相位重合解调器和混频器3解调中频信号。运算放大器（OA）进行数据限幅、滤波和ASK检测。锁相环合成器由压控振荡器（VCO1）、反馈式分频器（DIV16和DIV2）、基准晶体振荡器（RO）、相频检波器（PFD）、充电泵（CP）等电路组成，产生第1级和第2级本振信号LO1和LO2。
图2FSK接收电路图
使用TH71101接收器芯片可以组成不同的电路结构，以满足不同的需求。对于FSK/FM接收，在相位重合解调器中使用IF谐振回路。谐振回路可由陶瓷谐振器或者LC谐振回路组成。对于ASK结构，RSSI信号馈送到ASK检波器，ASK检波器由OA组成。
图3ASK接收电路
TH71101采用两级下变频。MIX1和MIX2由芯片内部的本振信号LO1和LO2驱动，与射频前端滤波器共同实现一个高的镜像抑制，如表2和表3所列。有效的射频前端滤波是在LNA的前端使用SAW、陶瓷或者LC滤波器，在LNA的输出使用LC滤波器。
表2基准频率fREF、本振频率fL0、中频fIF与FRF镜像抑制关系
注入类型低端高端
fREF（fRF-fIF）/16fRF+fIF/16
fLO16·fREF16·fREF
fIFfRF-fLOfLO-fRF
fRFimagefRF-2fIFfRF+2fIF
表3在fIF=10.7MHz时，基准频率fREF、本振频率fL0与fRF镜像抑制的关系
参数fRF=315MHzfRF=315MHzfRF=433.6MHzfRF=433.6MHz
低高低高
fREF/MHz19.0187520.3562526.4312527.76875
fLO/MHz304.3325.7422.9444.3
fRFimage/MHz293.6336.4412.2455.0
4应用电路设计
论文摘要：结合高职院校数字电路实验教学现状，以培养学生的电子设计能力、实践能力与创新能力为目标，对数字电路设计性实验进行了研究，提出了构建实验课程体系、加强实验教师队伍建设、完善实验考核机制等措施，取得了良好的教学效果。
随着高职院校实验教学改革的深人，实验教学已成为高职院校教学工作的重要组成部分。实验教学已从过去单纯的验证性实验逐步深人到综合性、设计性实验，从利用实验来加深对已学理论知识的理解，深人到将实验作为学生学习新知识、新技术、新器件，培养学生实践能力、创新能力的重要目的仁‘〕。
1高职院校实验教学存在的问题
数字电路实验是高职院校电子信息类、机电类专业必修的实践性技术基础课程，对培养学生的综合素质、创新能力具有重要的地位。在传统的实验教学中，数字电路实验教学多以验证性实验为主，并按实验指导书的实验步骤去完成实验，这种实验教学模式禁锢了学生的创新思维，失去了“实验”真正的含义，培养出来的学生实践技能差，无法达到高职教育人才培养的要求〔2)0
2开设数字电路设计性实验采取的措施
通过多年来的实验教学改革实践，证明了开设设计性实验有利于巩固课堂所学的理论知识;有利于提高学生电子系统设计能力、综合素质、创新能力[’]。2005年我校电子技术实验教学中心(以下简称中心)以“加强基础训练，培养能力，注重创新”为指导思想，在面向各类专业的数字电路实验教学中，开设了以学生为主、教师为辅的数字电路设计性实验教学，取得了良好的教学效果。
2. 1构建实验教学课程体系
数字电路设计性实验是一种较高层次的实验教学，是结合数字电路课程和其它学科知识进行电路设计，培养学生电子系统设计能力、创新能力的有效途径，具有综合性、创新性及探索性[[4]。数字电路设计性实验是学生根据教师给定的实验任务和实验条件，自行查阅文献、设计方案、电路安装等，激发学生的创新思维。设计性实验的实施过程，如图1所示。
为了提高学生的电子设计能力和创新能力，中心根据高职教育教学特点与规律，构建了基础型、提高型、创新型三个递进层次的数字电路设计性实验课程体系。三个实训模块的内容坚持以“加强基础型设计性实验，培养学生的电子设计能力、创新意识”为主线，由单元电路设计到系统电路设计，循序渐进，三年不断线，为不同基础、不同层次的学生逐步提高电子设计能力、创新能力的空间，如图2所示。
基础型设计性实验是课程中所安排的教学实验，学生在完成了验证性、综合性实验以后，具有了一定的实验技能，结合数字电路的基本原理设计一些比较简单的单元电路，学生按照教师给出的实验要求根据实验室所拥有的仪器设备、元器件，从实验原理来确定实验方法、设计实验电路等，且在规定的实验学时内完成实验。如表1所示。这一阶段主要是让学生熟悉门电路逻辑功能及应用，掌握组合逻辑电路、时序电路的设计方法，培养学生的设计意识、查阅文献等能力。
提高型设计性实验对高职院校来说，可认为是数字电路课程设计。它体现了学生对综合知识的掌握和运用，课题内容是运用多门课程的知识及实验技能来设计比较复杂的系统电路，如表2所示。整个教学过程可分10单元，每个单元为4学时，每小组为一个课题。学生根据教师提供的设计题目确定课题，查阅文献、设计电路、电路仿真、电路安装调试、撰写课程设计报告等，完成从电路设计到制作、成品的全部实践过程。通过这一阶段的训练，学生的软硬件设计能力进一步提高，报告撰写趋于成熟，善于接受新器件，团队协作趋于成熟。
创新型设计性实验主要为理论基础知识扎实、实验技能熟练的优秀学生选做，为“开放式”教学，实验内容主要是结合专业的科研项目、工程实际及全国或省级电子设计竞赛的课题。通过创新型设计性实验，强化学生电子系统设计能力，充分发挥学生的潜能，全面提高学生的电子系统设计能力、创新能力，为参加大学生电子设计竞赛奠定坚实的基础。
数字电路设计性实验课程体系将数字电路基本原理、模拟电路、eda技术等多门课程知识点融合在一起，从单元电路设计到系统电路设计，深化了“系统”概念的意识。在每一轮设计性实验结束后进行总结，开展学生问卷调查，对设计性实验的教学方法、手段等进行全面评估，从而了解设计性实验教学的效果。在实验过程中，实验教师鼓励学生从不同角度去分析，大胆创新，设计不同的方案。
2. 2加强实验教师队伍的建设
近年来，中心依托省级精品课程“数字电路与逻辑设计基础”、省级应用电子技术精品专业建设，合理规划，制定了实验教师队伍培养计划;专业教师定期到企业培训;专职实验教师参加实验教学改革研讨和对新知识、新技术的培训;同时制定优惠政策，吸引企业中具有丰富实践经验的工程师、技师到实训基地担任实验教师tb}，形成一支能培养高素质技能型人才、能跟踪电子信息技术发展、勇于创新并积极承担教学改革项目的专兼职结合的实验教师队伍，实现了实验教师队伍的整体优化。
2. 3开放实验室
为了保证设计性实验教学的有效实施，中心实行时间和内容两方面开放的教学方法。学生除了要完成教学计划内指定实验外，还可以根据自己的专业和兴趣，选择规定以外的实验项目。为了提高设计性实验的教学效果，学校制定了系列激励政策，调动了实验教师及学生的积极性。
2. 4建设创新实训室
为了培养学生的电子设计能力、创新能力，给优秀学生营造良好的自主学习环境，提供展现创新设计的舞台，中心先后投人了30多万元，更新了实验仪器设备，建设了一个软件环境优良、硬件条件先进的创新实训室。该实训室配置了计算机、函数信号发生器、频率计、扫频仪、数字存储示波器、单片机系统设计实验开发系统、打孔机、制版机等仪器设备〔7〕。
2. 5完善实验考核机制
对于数字电路设计性实验的考核，不能仅靠一份实验报告或作品来评定成绩，要关注设计方案的可行性、实验过程中学生的操作能力、创新能力等方面。如以100分计，分别从实验设计方案(20分)、实验方案的实施和完善(40分)、设计的创新性(20分)、实验报告或论文、成品(20分)几个环节来评定学生的实验成绩。为了激励优秀学生，激发创新欲望，中心建立了“创新设计性实验优秀论文、作品评奖制度”，对经专业教师评审选出的优秀论文、创新作品的学生给予表彰、奖励。
